## Translation

# JAPANESE KOKAI PATENT, SHO 62-9639

Disclosure Date : January 17, 1987

Int. Class. : E 01 L 21/56

Seq. No. for Official Use: X-6835-59

TITLE OF INVESTION : MANUFACTURE OF SENICONDUCTOR DEVICE

APPLICATION NO. AND DATE: SEO 60-148864, July 5, 1985

DIE TOR .

: Truneo KAMATA, NEC Tamagata, Ltd.

4-12-12 Ritamachi, Tamagata-Shi

APPLICANT

: NEC Yamagara, Ltd.

4-12-12 Kitamachi, Yamagata-Shi

AGERT

: Hitoshi UCRIFAPA, Patent Agent

MENSER OF INVENTIONS: 1

RECOEST FOR EXAMINATION : None

### 1. Title of invention

MANUFACTURE OF SEMICONDUCTOR DEVICE

### 2. <u>Clain</u>

Manufacturing method of semiconductor device, as characterized by setting semiconductor chips on a printed circuit substrate having a patterned circuit, connecting the electrodes of said semiconductor chips to said circuit, and cutting and separating them after resin encapsulation.

### 3. Specification

[Pield of comercial utility]

This invention relates to a method of namufacture of semiconductor device, and particularly this invention intends to provide chip parts such as miniaturized transistors, diodes, etc. at high level of reliability and inexpensively.

## [Prior art]

Conventionally, this type of semiconductor chip parts was manufactured by setting semiconductor pellets on a punched-out lead frame, connecting the wires, forming into leads and forming chips, or setting the semiconductor chips on a ceramic part, connecting the wires, and encapsulating with regin.

### [Problems to be solved by the invention]

The manufacturing method of the prior art, since leads were formed after emcapsulatinog in the former example, showed inferior moisture resistance and greater variation of size and shape, and this has been the cause of problems in actual packaging process.

And, with the latter example, the raw materials were expensive, variation of the size of the material and substrate or variation of encapsulated size was great, and this again has been the cause of the problems in actual packaging process.

## [Means to solve the problems]

In the present invention, semiconductor pellets are set on the printed circuit substrate which have the pattern to match the element configuration, necessary internal connections are made, and subsequently the surface of the

elements is encapsulated with a resin, and then the encapsulated printed circuit substrate is cut into individually separated semiconductor elements. In this case, processes such as measurement of the electrical property of the elements or marking process can be carried out before or after the cutting and separation process. Thus, such work can be carried out by the most accessible process, based on optimization of the process or element configuration.

### [Example]

This invention is explained below by referring to the accompanying drawings.

Pig. 1 represents the side view and cross-sectioned view of the completed device. Pig. 2(A) is a cross-sectioned side view of the printed circuit substrate which is used for assembly of this device, and Pig. 2(B) is a partial plane view of this printed circuit substrate. Assembly process is explained by following these drawings.

Semiconductor pellet 3 is mounted and immobilized on the printed circuit substrate 1 by solder 2, and they are connected by bonding wire 4. This situation is illustrated in Fig. 3. Then, the surface of the element is encapsulated or sealed with resin 5. Encapsulation may be performed over the entire surface or a part of the surface. This situation is illustrated in Fig. 4. Pinally, element is cut and separated to form a completed product. This situation is illustrated in Fig. 5. Cutting can be made accurately through the center part of the through-hole without damaging the linkage with the packaged tontacts on the rear side.

# [Effect of invention]

As explained above, according to this invention, miniature leadless chip carrier element that has high precision and high quality can be obtained. External dimension can be miniaturized by 30 - 50%, compared to the chip carrier formed by the conventional lead working process. Thus, this process can be used for the future miniaturization. It can be applied widely to miniature diode or transister, as well as a giant LTI element, and thus the effect is enormous.


# 4. Brief explanation of drawings

Fig. 1 is a side view to illustrate a partially sectioned semiconductor, made by an example of this invention.

Fig. 2(A) and Fig. 2(B) are, respectively, the cross-sectioned view and plane view of the printed circuit substrate.

Fig. 3 is a side view that represents the situation of setting the semiconductor pellet on the printed circuit substrate and connecting with the external terminal(s).

Fig. 4 is a cross-sectioned view to represent the surface of the semiconductor element that was encapsulated with a protective resin.



,

# @公開特許公報(A)

昭62 - 9639

Olnt Cl. H 01 L 21/56 规则記号

庁内整理番号 R-6835-5F

母公開 昭和62年(1987)1月17日

審査請求 未請求 発明の数 1 (全2頁)

❷発明の名称

の代 理 人

半導体装置の製造方法

弁理士 内 原

图 昭60-148864 の特

四 昭60(1985)7月5日 単田

郎 庭 俣 母発 明 者 山形日本電気株式会社 の出 既 人

山形市北町 4 丁目12番12号 山形日本電気抹式会社内

山形市北町 4 丁目12番12号

1 発明の名称 半導体装置の製造方法

### 2. 将許限求の配匹

パターンニングされた記録も有するブリント配 維当板に牛等体ナップを搭取し、放牛等体ナップ の気能と終記記念との結論を行い、側距射止後と れも切断分組することも特徴とする半導件甚至の 到进方法。

### 3. 発明の評価な説明

(宝装上の利用分計)

本発明は、半導体製食の製造方法に関し、特化 小型トランジスタ。ダイオード、小型ICのテァ ブ部品を信息度率(かつ安価化提供するものでも

### (女衆の技術)

女夫、 との我の半選件チェブ飛品は、 パンテン

グされたリードフレームK半退はペレットを搭数・ 葛麗を行ったのち、リード形状の加工を行いテァ ブ犯状化するものや、セラミック配品化半碘化ペ レットを搭載・銃撃し機能對止するものがある。 (発明が解決しようとする問題点)

交集の製法に基づくものは、前年の外では対止 技にサード加工を行うために耐煙性等の面で劣化 が見られる外、形状寸法のパラフャが大きいとい う久点がもり、実装工程でのトラブルの表因とな っている。

又、我者の何では、甘料が高価である事の外に 材料高量の寸法パラッキ。剣止寸芒パラッキが大 をいという欠点があり、ヤはり実気工程でのトラ プルの装因となっている。

### (問題点を無決するための手取)

本発明は、おらかじめま子供当に合致したパク ーンニンタを施したプリント配置基準化半導体ペ レットも搭載し、必要な肉部筋器を行い、七の仏 太子面を製造で剣止し、しかる仏剣止孫プリント 記憶多紙を切断分離し、個Aの中には太子に分離 するものである。との時、太子の世気が行の原定 ヤマーチング本の工程は切断・分別の原性いずれ でもよく、太子は近中プロセスの最高化ドより最 もやりやすい工程で行えばよい。

#### (実施例)

次に、本発明について図面を参照して取りする。 第1回は完成した名献の側面及び断面を扱わしている。第2回以は本数をの糾立に用いるブリント配影基礎の側断面図、何図(内はとのブリント配 設本板の平面部分図である。以後図面に従い原立 工程を収明する。

ブリント配置基板1ド半線はベレット3をソルデー2で取りつけ固定し、ポンディンダワイヤー4で起想する。との様子を第3関に示す。次に、電子面を制度5で割止する。対止は全面でも部分的に行ってもよい。第4間にこれを示す。是状に電子を切断分離し完成品となる。この様子を第5回に示す。切断はスペーホールの中央部を正確に行う事により、裏面の実展用コンメクトとの逆路を扱うことなく分離出来る。

1 ……ブリント配包芸芸、2 ……サウントソルダー、3 ……半済体ペレット、4 ……ポンディングワイヤー、5 ……何止密語。

代理人 并理士 内 底 音

### (お気の効果)

以上即順したほに、本見順によれば沈工た度が 本く品質のよい、小型リードレステップニュリア 果子が持られる。分形に従来のリード加工による ナップキャリアに比較し30~50多小型化する事ができ、今後の小型化志向にも十分対応できる。 果子は小型のダイオードやトランジスメから、大 形のして1ま子さで広く返用化来、その効果に向 り知れない。


### 4. 四面の簡単な設勢

第1回は本発明の一実施例による牛時体質制の 部分断節を示した質節的である。

第2回Wシよび第2回向はそれぞれプリント配 設策者の断面シよび平面包である。

気を閉はブリント配加蓄板に半端はベレットを 搭載し外部は子と結婚した様子を表わしている気 面面である。

第4回は半導体ま子面を促送用あれて対止した 株子を表わず断面的である。



¥. -4

(54) RESIN SEALED TYPE SEMICONDUCTOR DEVICE WITH HEAT SINK

(48) 25.2.1986 (29) JP

(1)/ 61-39555 (A) (45) 25.2.1986 (12) JP (21) Appl. No. 59-158860 (22) 31.7.1984 (71) TOSHIBA CORP (72) TOSHIHIRO KATO(1)

(51) Int. Cl'. H01L23.36

PURPOSE: To extend the life of titled device by a method wherein a semiconductor loading part is formed thicker than average thickness of lead frame to improve the radiating capacity while reducing especially transient heat resistance

and restraining temperature rise in case of switching operations.

CONSTITUTION: A semiconductor loading part 4 to be a bed 31 of lead frame is formed thicker than average thickness of lead frames 3. Then a semiconductor element pellet 5 is mounted on the semiconductor loading part 4 through the in-termediary of a bonding member 6 such as solder etc. and then an electrode on the pellet 5 is connected to an inner lead of lead frame 3 by a metallic fine wire 7. Later a heat sink 2 is placed below a cavity of a transfer mold metal die and then the lead frame 3 is placed to be resin-formed. Finally the space between the

semiconductor loading part 4 and the heat sink 2 is filled with thermoconductive

epoxy sealing resin 1.

Wrent days To